Интегральная инжекционная логика (И2 Л).

Достоинства: используется пониженное напряжение (»1 В); малая потребляемая мощность, т.к. в схеме протекает ток мкА, а Uпит =1 В; обеспечивают высокую степень интеграции (нет изоляци­он­ных карманов); при изготовлении схем И2 Л используется те же техноло­гиче­ские процессы, что и при производстве ин­тегральных схем на биполярных транзисторах, но ока­зывается меньшим число технологических операций и необходимых фотошабло­нов; обеспечивают возможность обмена в широких пределах мощно­сти на быстродействие (можно изменять на не­сколько порядков потребляемую мощность, что соответ­ственно при­ведёт к изменению быстродействия); хорошо согласуются с элементами ТТЛ.

Недостатки: не большая помехоустойчивость, т.к. логический пере­пад 0,5¸0,8 В; быстродействие ниже, чем в схемах ЭСЛ.

В данном курсовом проекте выбраны ИМС ТТЛ и ТТЛШ – технологии серии К155 и К555, т.к. они лучше всего подходят по основным параметрам (потребляемая мощность, быстродействие, нагрузочная способность) для данной схемы.

Для курсового проектирования выбраны следующие интегральные микросхемы:

К155ИМ3, КМ155ИМ3

Микросхема представляет собой четырехразрядный (двоичный) полный сумматор. Содержит 781 интегральный элемент. Корпус типа 238.16-2, масса не более 2 г. и типа 201.16-6, масса не более 2,5 г (рисунок 3.1).

Рисунок 3.1 - Условное графическое обозначение К155ИМ3, КМ155ИМ3.

Назначение выводов: 1-вход слагаемого А4; 2-выход суммы S3; 3-вход слагаемого А3; 4-вход слагаемого В3; 5-напряжение питания; 6-выход суммы S2; 7-вход слагаемого В2; 8-вход слагаемого А2; 9-выход суммы S1; 10-вход слагаемого А1; 11-вход слагаемого В1; 12-общий; 13-вход переноса Р0; 14-выход переноса четвертого разряда Р4; 15-выход суммы S4; 16-вход слагаемого В4.

К155ИР13

Микросхема представляет собой восьмиразрядный реверсивный сдвиговой регистр. Содержит 385 интегральных элементов. Корпус типа 239.24-1, масса не более 4 г (рисунок 3.2).

Рисунок 3.2 – Условное графическое обозначение К155ИР13.

Назначение выводов: 1- вход режимный S0; 2-вход последовательного ввода информации при сдвиге вправо DR; 3-вход информационный  D0; 4-выход Q0; 5-вход D1; 6-выход Q1; 7-вход D2; 8-выход Q2; 9-вход D3; 10-выход Q3; 11-вход

синхронизации С; 12-общий; 13-вход инверсный «сброс» R; 14-выход Q4; 15-вход D4; 16-выход Q5; 17-вход D5; 18-выход Q6; 19-вход D6; 20-выход Q7; 21-вход D7; 22-вход последовательного ввода информации при сдвиге влево DL; 23-вход режимный S1; 24-напряжение питания.

К555КП13

Микросхема представляет собой четыре двухвходовых мультиплексора с запоминанием. Содержит 120 интегральных элементов. Корпус типа 238.16-2, масса не более 1,2 г (рисунок 3.3).

Рисунок 3.3 – Условное графическое обозначение К555КП13.

Назначение выводов: 1-вход В1; 2-вход В0; 3-вход А0; 4-вход А1; 5-вход В2; 6-вход В3; 7-вход А3; 8-общий; 9-вход А2; 10-вход выбора канала V; 11-вход синхронизации ; 12,13,14,15 -выходы Q3,Q2,Q1,Q0; 16-напряжение питания.

К155ИР1, КМ155ИР1

Микросхемы представляют собой четырехразрядный универ­сальный сдвиговый регистр. Содержат 177 интегральных элемен­тов. Корпус типа 201.14-1 масса не более 1 г и типа 201.14-8, масса не более 2,2 г (рисунок 3.4).

Рисунок 3.4 - Условное графическое обозначение К155ИР1.

Назначение выводов: 1 — вход информационный V1 ; 2 — вход первого разряда D1; 3 — вход второго разряда D2; 4 — вход третьего разряда D3; 5 — вход четвертого разряда D4; 6 — вход выбора режима V2; 7 — общий; 8 — вход синхронизации С2; 9 — вход синхронизации С2, 10 — выход четвертого разряда; 11 — выход третьего разряда; 12 — выход второго разряда; 13 — вы­ход первого разряда; 14 — напряжение питания.

К155ТМ2, КМ155ТМ2

Микросхема представляет собой два D-триггера. Содержат 70 интегральных элементов. Корпус типа 201.14-1, масса не более 1 г и типа 201.14-8,  масса не более 2,2 г (рисунок 3.5).

Рисунок 3.5 – Условное графическое обозначение К155ТМ2, КМ155ТМ2.

Назначение выводов: 1-инверсный вход установки «0» R1; 2-вход D1; 3-вход синхронизации С1; 4-инверсный вход установки «1» S1; 5-выход Q1;6-инверсный выход Q1; 7-общий; 8-инверсный выход Q2; 9-выход Q2; 10- инверсный вход установки «1» S2; 11-вход синхронизации С2; 12-вход D2; 13- инверсный вход установки «0» R2; 14-напряжение питания.

К555СП1

Микросхема представляет собой схему сравнения двух четырехразрядных чисел. Содержит 208 интегральных элементов. Корпус типа 238.16-2, масса не более 1,2 г (рисунок 3.6).

Рисунок 3.6 – Условное графическое обозначение К555СП1.

Назначение выводов: 1-вход В3; 2-вход переноса A<B; 3-вход переноса А=В; 4-вход переноса A>B; 5-выход А>В; 6-выход А=В; 7-выход А<В; 8-общий; 9-вход

В0; 10-вход А0; 11-вход В1; 12-вход А1; 13-вход А2; 14-вход В2; 15-вход А3; 16-напряжение питания.

К155ЛЛ1, КМ155ЛЛ1

Микросхема представляет собой 4 двухвходовых логических элемента ИЛИ. Содержит 84 интегральных элемента. Корпус типа 201.14-1, масса не более 1 г и типа 201.14-8, масса не более 2,2 г (рисунок 3.7).

Рисунок 3.7 – Условное графическое обозначение К155ЛЛ1, КМ155ЛЛ1.

Назначение выводов: 1,2,4,5,9,10,12,13 – входы; 3,6,8,11-выходы;7-общий; 14-напряжение питания.

К555ЛН1, КБ555ЛН1-4, КМ555ЛН1

Микросхемы представляют собой 6 логических элементов НЕ. Содержат 84 интегральных элемента. Корпус типа 201.14-1, масса не более 1 г и 201.14-8, 2012.14-2, масса не более 2,3 г (рисунок 3.8).

Рисунок 3.8 – Условное графическое обозначение К555ЛН1.

Назначение выводов: 1-вход Х1; 2-выход Y1; 3-вход Х2; 4-выход Y2; 5-вход Х3; 6-выход Y3; 7-общий; 8-выход Y4; 9-вход Х4; 10-выход Y5; 11-вход Х5; 12-выход Y6; 13-вход Х6; 14-напряжение питания.

К555ЛИ1, КБ555ЛИ1-4, КМ555ЛИ1

Микросхемы представляют собой четыре логических элемента 2И. Содержат 80 интегральных элементов. Корпус типа 201.14-1, масса не более 1 г и 201.14-8, 2102.14-2, масса не более 2,3 г (рисунок 3.9).

Рисунок 3.9 – Условное графическое обозначение К555ЛИ1.

Назначение выводов: 1-вход Х1; 2-вход Х2; 3-выход Y1; 4-вход Х3; 5-вход Х4; 6-выход Y2; 7-общий; 8-выход Y3; 9-вход Х5; 10-вход Х6; 11-выход Y4; 12-вход Х7; 13-вход Х8; 14-напряжение питания.

КР1533КП7, КФ1533КП7, ЭКФ1533КП7

Микросхемы представляют собой селектор-мультиплексор на 8 каналов со стробированием. В зависимости от установленного на выводах 9..11 кода разрешают прохождение сигнала на выходы только от одного из 8 информационных входов. Содержат 195 интегральных элементов. Корпус типа 238.16-1, масса не

более 1,2 г (рисунок 3.10).

Рисунок 3.10 – Условное графическое обозначение КР1533КП7.

Назначение выводов: 1-вход информационный D3; 2- вход информационный D2; 3- вход информационный D1; 4- вход информационный D0; 5-выход Y; 6-выход Y; 7-вход стробирования; 8-общий; 9-вход «выбор данных» SED3; 10- вход «выбор данных» SED2; 11- вход «выбор данных» SED1; 12- вход информационный D7; 13- вход информационный D6; 14- вход информационный D5; 15- вход информационный D4; 16-напряжение питания.

Таблица 3.1 – Электрические параметры микросхем.

Таблица 3.2 – Электрические параметры микросхем.

4 Построение принципиальной схемы

Схема электрическая принципиальная многофункционального арифметико-логического устройства представлена на графическом чертеже Э3. Подробное описание функционирования данной схемы изложено в пункте 2.

В данном разделе рассмотрим сложение и вычитание чисел с плавающей точкой. Для выполнения данной операции используются двоичный  четырехразрядный сумматор СМ (серии К155ИМ3) и схема однобайтовых логических операций СОЛО. При сложении (вычитании) чисел с плавающей точкой из оперативной памяти по входной информационной шине ШИВх в АЛУ поступают операнды. Первое слагаемое  (уменьшаемое) поступает на входной восьмиразрядный регистр Рг1 (серия К155ИР13), второе слагаемое (вычитаемое) - на входной восьмиразрядный  регистр Рг3 той же серии. Знаки слагаемых хранятся в триггерах знаков (D-триггерах - К155ТМ2) - ТгЗн1 и ТгЗн2. Смещенные порядки слагаемых пересылаются в четырехразрядные регистры РгС и РгD (оба серии К155ИР1). Схема СОЛО применяется для сравнения и выравнивания порядков слагаемых. Данная схема является комбинационной, она позволяет реализовать поразрядные операции логического умножения И, логического сложения ИЛИ и суммирования по модулю два двумя однобайтовыми операндами.  Четырехразрядная схема однобайтовых логических операций состоит из четырех схем поразрядной обработки СПО и схем сравнения слов длиной 1 байт. На Вых1 и Вых2 СОЛО формируются сигналы, определяющие результат сравнения байт по численному значению в соответствии со следующим правилом (таблица 4.1):

Таблица 4.1.

Сумматор СМ, его входные  восьмиразрядные регистры РгА и РгВ (обе ИМС серии К155ИР13) и выходной восьмиразрядный  регистр РгСМ используются при сложении (вычитании) мантисс, а также при передаче мантисс со сдвигом в процедурах выравнивания порядков и нормализации результата.

Выравнивание порядков производится следующим образом. Смещенный порядок числа Х из Рг3 передается в регистр РгD и в выполняющий роль РгСОЛО счетчик РгСч1, соединенный с выходом СОЛО. Затем в РгС передается смещенный порядок числа Y. После этого начинается сравнение порядков чисел Х и Y на СОЛО и сдвиг мантиссы числа с меньшим порядком вправо, при этом значение смещенного порядка Y меняется до тех пор, пока он не станет равным смещенному порядку Х. Порядок Z берется равным большему порядку слагаемых. Чтобы не делать лишних сдвигов мантиссы, превратившейся в процессе выравнивания порядка в 0, на счетчике циклов СчЦ фиксируется предельное число сдвигов, равное числу цифр мантиссы. При выполнении сдвига на один разряд мантиссы содержимое СчЦ уменьшается на 1. При СчЦ=0 сдвиги прекращаются, и в качестве результата берется большее слагаемое. После выравнивания порядков осуществляется сложение мантисс и (при необходимости) нормализация результата. С выхода РгСМ данные передаются дальше на шину ШИВых.

Страницы: 1, 2, 3