Рассмотрим работу схемы (рисунок 4).

При Uд < Uдmin, положительный пороговый уровень Uдmin  на инвертирующем входе DA1 определяет нулевой уровень выхода Х1¢. На не инвертирующем входе DA1.2 действует положительное напряжение Uдmax и на выходе Х1² формируется единичный уровень.

При Uд ≥ Uдmin, выход компаратора DA1.1 переключается на высокий уровень, а выход компаратора DA1.2 остается на прежнем высоком уровне.

При Uд = Uдmax выход компаратора DА1.1 остается без изменения на высоком уровне, а выход компаратора DA1.2 переключается на нулевой уровень. При Uд > Uдmax состояние компараторов не изменяется.

Формирование выходного логического сигнала признака Х1 производится по высокому уровню сигнала датчика Д4.

Если Д4 = 1 и Uдmin £ Uд £ Uдmax, то Х = 1;

если Д4 = 1 и Uд < Uдmin или Uд > Uдmax, то Х = 0.

Формирование логических уровней Х2, Х3 осуществляется аналогично описанному выше для Х1.

2.2.     Выбор типа компаратора.

Расчет схемы сводится к выбору типа компаратора и определения параметров резисторов R1, R2, R3, R4, R5, R6, R19, R20.

В основу расчета приняты 2 условия:

1. Минимальное влияние входных токов Iвх компаратора

2. Минимальное влияние величины напряжения смещения Uсм на формирование выходного сигнала (на точность работы).

Первое требует равенства эквивалентных сопротивлений, подключаемых к инвертирующему и не инвертирующему входам компаратора:

           (3.)      ,   .    

Условие (3) приводит к необходимости включения дополнительных резисторов R19 и R20 на соответствующие входы компараторов DA1.1 и DA1.2.

Второе условие ограничивает величину эквивалентных сопротивлений, подключаемых к входам компаратора:

           (4.)      ,

где:

Uсм – напряжение смещения выбранного компаратора,

Iвх – входной ток выбранного компаратора.

Определим точнее условие (4). Будем считать, что снижение эквивалентного сопротивления по отношению к значению Uсм/Iвх на порядок, является достаточным. Тогда условие (4) будет иметь вид:

           (5.)      .

При этом следует иметь ввиду, что влияние Uсм на точность не исключено. Сведено до минимума влияние входных токов Iвх выполнением условий (3) и (4).

При выборе типа компаратора учтём два положения:

а) возможность формирования выходного цифрового сигнала, соответствующего стандартному уровню КМОП серии логических элементов,

б) численное значение напряжения смещения Uсм, приведенное в справочных данных.

Если напряжение Uсм велико, то необходимо применить дополнительную схему балансировки, подключаемую к дополнительным выводам NC компаратора в соответствии с рекомендацией, приводимой в литературе . Напряжение Uсм будем считать большим, если:

           (6.)      .

А мы имеем следующее: это условие выполняется при исползовании компаратора К597СА3.Параметры UСМ = 0,005 В,IВХ = 0,25мкА

2.3.     Расчет параметров элементов принципиальной схемы.

При расчете сопротивлений резисторов делителей, задающих требуемые пороговые значения напряжений, определим ток, протекающий через делитель. Рассмотрим делитель напряжения R1, R2, R3 для задания порогового уровня UД1min (рисунок 5). Делитель напряжения необходимо спроектировать так, чтобы с выхода R2 можно было получить UД1min при выборе стандартных (по ГОСТ) значений сопротивлений резисторов R1, R2, R3. Задача расчета существенно упрощается, если выбрать ток делителя R1, R2, R3 – Iд, значительно превышающий входной ток компаратора Iвх.

Если

           (7.)      ,

то входной ток компаратора можно не учитывать при расчете сопротивлений резисторов.

Для точной установки напряжения порогового уровня используется регулировочный резистор R2. Осью потенциометра можно плавно изменить величину порогового напряжения в пределах от 0,9UД1min до 1,1UД1min.

Рисунок 5.Схема делителя

Для определения тока делителя (Iд). необходимо воспользоваться формулой (3) с учетом выражения (5) :

           (8.)      ,

           (9.)      ,

       (10.)      ,

       (11.)      . 

С учетом формул (9), (10), (11) преобразуем соотношение (8) и представим в виде:

       (12.)      .

Из уравнения (12) определим неизвестный ток делителя Iд:

       (13.)      .

Ток делителя R4, R5, R6 будет определен аналогично выражению (13):

       (14.)      .

Подставляя в выражения (13) и (14) паспортные значения компаратора К597СА3, Uсм= 0,005 В, Iвх= 0,25мкА и исходные данные напряжений датчиков Д1, Д2, Д3, получим:

Проверяя условие  делаем вывод, что входным током компаратора можно пренебречь из-за малой величины, и пользуясь только током делителя IД рассчитаем сопротивления резисторов делителя для датчика Д1:

       (15.)      ,

       (16.)      ,

       (17.)      ,

       (18.)      ,

       (19.)      ,

       (20.)      ,

где: R1p, R2p, R3p, R4p, R5p, R6p – расчетные сопротивления резисторов.

Далее по ГОСТ выбираем номиналы сопротивлений резисторов R1 R2, R3, R4, R5, R6 по условию:

R1 £ R1p, R2 £ R2p, R3 £ R3p, R4 £ R4p, R5 £ R5p, R6 £ R6p,

то есть из ряда стандартных значений выбирается равное ближайшее или меньшее значение.

С учётом гостированных номиналов резисторов рассчитаем ток делителей:

       (21.)     

       (22.)     

Далее делаем проверку возможности установки требуемого напряжения на резисторах R2 и R5:

       (23.)     

       (24.)     

С резисторами, выбранными по ГОСТ мы сможем обеспечить необходимые напряжения на входах компаратора.

По формуле 3 рассчитаем сопротивление эквивалентных резисторов:

,

.

Расчёт резисторов для датчиков Д2 – Д3 проводится аналогично описанному выше.

Проводя аналогичные вычисления для резистивных делителей датчиков Д2 и Д3 с тем же компаратором К597СА3 расчитаем сопротивления резисторов:R7 – R18 и R21 – R24.

R7=3900 (OM), R8=750 (OM), R9=3300 (OM), R10=2000 (OM),

R11=1300 (OM), R12=6200 (OM), R13=3600 (OM), R14=750 (OM),

R15=3300 (OM), R16=2700 (OM), R17=1000 (OM), R18=4300 (OM),

R21=2000 (OM), R22=2000 (OM), R23=2000 (OM), R24=2000 (OM),

2.4.     Определение мощности и тока, потребляемых ФЛУ.

Рассчитаем рассеиваемую мощность резисторов на примере формирователя логического уровня для первого датчика:

       (25.)      , , ,

       (26.)      , , .

где: , , , , ,  - расчетные значения рассеиваемых мощностей.

 – уточненное значение тока делителя после выбора резисторов по ГОСТ.

,

,

,

,

.

Номинальное значение рассеиваемой мощности PHR должно быть не менее расчетной:

       (27.)     

Аналогично просчитав мощности резисторов делителей датчиков Д2 – Д3, определим суммарное потребление мощности резистивных делителей датчиков:

Ток потребления одного корпуса микросхемы компаратора равен 3,6 мА, в нашем случае 3 корпуса. Мощность потребления микросхемы выполняющую функцию 3И–НЕ (К564ЛА9) равна 20 мВт на каждый логический элемент. Общая потребляемая мощность ФЛУ будет равен сумме всех обозначенных ниже мощностей:

       (28.)     

Где:

 – ток потребляемый микросхемой от двухполярного питания.

3.       Проектирование цифрового автомата.

3.1.     Минимизация логической функции автомата.

Задачи в цифровой технике, как правило, формируются в виде таблиц истинности. Решение задачи сводится к нахождению аналитического выражения логической функции, которое соответствовало бы этой таблице. В данной задаче программа сортировки заданна следующей таблицей истинности:

Таблица 6.Программа сортировки.

В таблице истинности выделим строки, в которых выходная переменная Y принимает значение 1. Для каждой строки таблицы составляем конъюнктивный терм (контерм) – логическое умножение всех входных переменных. Причем записывают сомножитель в прямом виде – Xi, если рассматриваемая переменная равна “1”, в противном случае записывают в инверсном виде – i.. Таким образом составляем столько выражений, сколько имеется строк с Y=1;

Записывая логическую сумму всех найденных контермов, получаем искомую функцию в дизъюнктивной форме.

В соответствии с таблицей истинности (таблица 6) в строках 3, 4, 6 функция Y=1. Контермы для каждой из строк имеют следующий вид:

а) строка 3 – ;

б) строка 4 – ;

в) строка 6 – .

Искомая функция записывается в виде логической суммы конъюнктивных термов:

       (29.)     

или

       (30.)     

Преобразуем выражение (30) по правилам алгебры логики. В соответствии с дистрибутивным законом:

       (31.)      .

Логическая схема, построенная по выражению (31), приведена на рисунке 6.

Рисунок 6.Схема функциональная логического устройства.

3.2.     Разработка принципиальной схемы автомата.

В КМОП – серии, логических элементов И не выпускают, да и целесообразно наиболее полно использовать элементы одной микросхемы, так как увеличение числа корпусов микросхем ведёт к увеличению потребляемой мощности всей схемы и стоимости. Поэтому логическое выражение (31) преобразуем с помощью теоремы Де Моргана:

       (32.)     

В связи с необходимостью применения элемента 3И-НЕ, в схеме сброса счётчиков, и в целях уменьшения количества корпусов микросхем и как следствие уменьшения энергопотребления, целесообразно использовать такие же элементы (3И-НЕ) в схеме ФЛУ+ЦА. Поэтому функцию (32) реализуема на 3-х элементах 3-И-НЕ и двух инверторах. Функциональная схема приведена на рисунке 7.

Рисунок 7.Схема цифрового автомата

3.3.     Определение мощности и тока, потребляемых цифровым автоматом.

Мощность потребления микросхемы DD3 (К561ЛА9) равна 20мВт на каждый логический элемент. Учтём потребление мощности инверторов применённых в ФЛУ и выполненных на микросхеме DD2 (К561ЛА9).

       (33.)     

4.       Разработка двоично-десятичного счетчика.

4.1.     Обоснование и выбор типа интегральной микросхемы двоично-десятичного счетчика.

В интегральном исполнении выпускаются асинхронные и синхронные импульсные счетчики. По способу кодирования внутренних состояний указанные счетчики делятся на двоичные, двоично-десятичные (декадные) и др. Кроме того, следует различать суммирующие (UP – counter), вычитающие (Down–counter) и реверсивные (Up – down – counter) счетчики.

Для решения поставленной задачи целесообразно использовать синхронные двоично-десятичные счетчики в интегральном исполнении. Возможен выбор реверсивного, хотя для простого счета предметов достаточным является использование суммирующего. Общим недостатком асинхронных импульсных счетчиков является последовательное срабатывание триггеров, а значит, большое время реакции на поступивший входной сигнал. Переключение триггеров в синхронных счетчиках происходит одновременно в течении времени задержки распространения. Последнее обстоятельство исключает появление помех (сигналов малой длительности и нестандартной амплитуды) особенно на выходе дешифраторов, фиксирующих достижение счетчиком определенного состояния.

Для счёта предметов в нашем случае и для согласования корпусов микросхем по входам, выделим из КМОП – серии реверсивный программируемый счётчик 561ИЕ14. На рисунке 8 приведено УГО микросхем К564ИЕ14.

 Рисунок 8. УГО микросхем К564ИЕ14

D0, D1, D2, D3 – информационные входы; Q0, Q1, Q2, Q3 – выходы; L – вход записи информации, установленной на входах D0, D1, D2, D3 путем подачи высокого уровня напряжения; Р0 – разрешение счета при низком уровне сигнала; С – тактовый (счетный) вход; U – при высоком уровне суммирующий режим, при низком уровне напряжения вычитающий режим работы; ML – высокий уровень сигнала на входе определяет счет в двоичном формате, при низком счет ведется в двоично-десятичном формате; Р4 – выход конца счета (переполнение).

4.2.     Проектирование счетчика предметов на заданное число.

На рисунке 9 показана схема соединения трех микросхем в быстрый синхронный 12-разрядный счетчик до максимального десятичного числа 999.

Рисунок 9. Схема соединения трех микросхем

На вход Р0 (вывод 5) микросхемы DD1 подается низкий уровень, постоянно разрешая счет. Декада DD1 является младшей (единиц), декада DD3 - старшей (сотен). По входу 1 происходит счёт импульсов с выхода ЦА. Сигналом высокого уровня по входу 2 счетчик сбрасывается - ”обнуляется”. так как на все информационные входы D0, D1, D2, D3 поданы “нули”. Низкий уровень на входе ML определяет счёт в десятичной форме, Высокий уровень на входе U задаёт суммирующий режим.

4.3.     Разработка дешифратора конца счета.

Программа сортировки предметов должна подать сигнал при достижении в контейнере предметов в количестве 789 шт. Разработаем дешифратора для окончания счёта. Счёт ведётся в десятичной форме, составим таблицу истинности для выходов счётчика представленного на рисунке 9:

Таблица 7.Таблица истинности дешифратора конца счёта

Страницы: 1, 2, 3