|
|
||||||||||||||
|
Изм. |
Лист |
№ Докум. |
Подп. |
Дата |
|
Лист |
||||||||
|
|
|
|
|
|
5 |
|||||||||
|
|
|
|
|
|
||||||||||
|
2) сигналы ДУ, которыми можно управлять часами реального времени с будильником и календарем. 3) сигнал ДУ, которым можно выключить систему в целом. Значит необходимо, чтобы устройство управления, анализируя сигналы с ДУ согласно программе, хранящейся с ПЗУ, выполняло следующие функции: 1) выдавало аналоговые сигналы в блоке настройки видео, звука и поляризации. Для этого необходимо обеспечить сопряжение периферийных устройств с шиной данных устройства управления и преобразовать цифровые сигналы в аналоговые. В качестве устройства, выполняющего данные функции, будем использовать программное устройство В/В параллельной информации (содержит 3 выходных канала) и 3 цифро-аналоговых преобразователя. Таким образом, на выходе ЦАП будем иметь аналоговый сигнал пропорциональный коду на входе соответствующего канала. В последствии этот сигнал можно использовать в блоках настройки видео, звука, поляризации. 2) выдавало сигналы в блок индикации для визуального контроля. Для этого в данном устройстве управления необходимо предусмотреть блок, который будет фиксировать сигналы, поступающие по шине данных в соответствующие моменты времени. 3) обеспечивало организацию часов реального времени с будильником и календарем с последующей подачей сигналов в блок экранной графики и процессор. Для этого необходимо в устройстве управления использовать таймер, выполняющий данные функции. 4) обеспечить выдачу и прием сигналов в остальные блоки тюнера. Для этого необходимо предусмотреть блок, согласующий внутреннюю шину данных устройства управления с внешними блоками тюнера в соответствующие моменты времени. |
||||||||||||||
|
Изм. |
Лист |
№ Докум. |
Подп. |
Дата |
|
Лист |
||||||||
|
|
|
|
|
|
6 |
|||||||||
|
|
|
|
|
|
||||||||||
|
2.2. Описание электрической принципиальной схемы.
Микропроцессор 1821ВМ85. На рисунке 1 показана структурная схема ЦП 1821ВМ85. ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров. Хотя ЦП 1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти (можно адресовать 65536 ячеек). Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций. Для него требуется источник питания с напряжением 5 В. Микропроцессор имеет 18 8-разрядных регистров. Регистры МП имеют следующее назначение:
В МП использована мультиплексная шина данных. Адрес передается по двум шинам: старший байт адреса – по шине адреса, а младший байт адреса – по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода/вывода. ЦП вырабатывает для шины управления сигналы , , S0, S1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5 входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться. |
||||||||||||||
|
Изм. |
Лист |
№ Докум. |
Подп. |
Дата |
|
Лист |
||||||||
|
|
|
|
|
|
7 |
|||||||||
|
|
|
|
|
|
||||||||||
|
( схему проц-а см. ниже ) |
||||||||||||||
|
Изм. |
Лист |
№ Докум. |
Подп. |
Дата |
|
Лист |
||||||||
|
|
|
|
|
|
8 |
|||||||||
|
|
|
|
|
|
||||||||||
Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.
Так как прерывания TRAP не может, быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.
Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.
Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:
§ на вход HOLD нужно подать уровень логической «1».
§ Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1»означает, что МП прекратил управление АШ, ШД и шиной управления.
Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.
Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует 244.
Основная последовательность действий при выполнении любой команды такова:
1. Микропроцессор выдает в память адрес, по которому хранится код операции команды.
2. Код операции читается из памяти и вводится в микропроцессор.
3. Команда дешифруется процессором.
Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.
Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.
Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти.
Изм.
Лист
№ Докум.
Подп.
Дата
Лист
9
Адресная шина микропроцессора 1821ВМ85.
В МП 1821МВ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические состояния выводов AD0AD7 МП в моменты, когда они функционально представляют адресные разряды А0А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0AD7 (N 1219), является адресной А0А7, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора.
Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.
Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.
Микросхема 1533ИR22 – восьмиразрядный регистр – защелка отображения данных, выходные буферные усилители которого имеют третье Z –состояние. Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.
Таким образом, с помощью микросхемы 1533ИR22 мы фиксируем адресную информацию, поступающую от МП.
Изм.
Лист
№ Докум.
Подп.
Дата
Лист
10
Изм.
Лист
№ Докум.
Подп.
Дата
Лист
11
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12
При использовании материалов активная ссылка на источник обязательна.